電子版有料会員の方はより詳細な条件で検索機能をお使いいただけます。

11件中、1ページ目 1〜11件を表示しています。 (検索にかかった時間:0.003秒)

チップ相互接続・積層で性能向上 半導体製造工程の「日陰」のような存在だった後工程の重要性が高まっている。... そこでチップの性能を高めるため、複数のチップを一つ...

そこで半導体チップを積層し性能を高める後工程に、技術進化の方向が向いてきている。 ... 技術面ではデバイスの性能向上のため複数チップを1パッケージに実装する「チップレット」が脚光を...

機能の異なる複数のチップを一つの基板に集積する「チップレット」技術の進展に伴い、高精度に薄く加工したいニーズが高まる見通し。... 半導体の後工程ではメモリーやロジックなど機能が異なる複数のチップを組...

シリコン貫通ビア(TSV)を介して異種デバイスチップを立体的に積む技術開発計画で、近年も新しい接合技術が米電気電子学会(IEEE)発行の専門誌の表紙を飾った。 ...

異なるチップを一つのパッケージに集約することで、性能向上を目指す。... ラピダスは複数のチップを接続して一つのチップのように機能させる「チップレット」やチップを3次元(3D)に接合す...

半導体チップレット向け高精細・高速インラインCT型X線自動検査技術の確立 オムロンが開発したCT(コンピューター断層撮影)型X線自動検査装置は、複数の半導体チップを組...

人工知能(AI)市場の活況を背景に、複数の半導体を一つのチップのように扱う「チップレット」など川下で新たな実装技術の実用化が加速。... AI向けなどの最先端半導体では、単一チップに集...

各社の技術を結集し、複数の半導体チップを接続して一つのチップのように機能させる「チップレット」の技術を2028年までに確立する。... SoCは一つのチップに中央演算処理装置(CPU)...

半導体の後工程である同技術は年々進化を遂げ、複数のチップを1パッケージに実装する「チップレット」も脚光を浴びる。

人工知能(AI)を駆使した完全自動のファブにするが、後工程でチップを3次元に重ねる3Dパッケージング(実装)技術も融合することを検討する」―。 19日...

半導体の業界団体、SEMIジャパンは後工程に特化した国際展示会「アドバンストパッケージング・アンド・チップレット・サミット(APCS)」を12月に日本で初めて開催する。... 従来は一...

ご存知ですか?記事のご利用について

カレンダーから探す

閲覧ランキング
  • 今日
  • 今週

ソーシャルメディア

電子版からのお知らせ

日刊工業新聞社トピックス

セミナースケジュール

イベントスケジュール

もっと見る

おすすめの本・雑誌・DVD

ニュースイッチ

企業リリース Powered by PR TIMES

大規模自然災害時の臨時ID発行はこちら

日刊工業新聞社関連サイト・サービス

マイクリップ機能は会員限定サービスです。

有料購読会員は最大300件の記事を保存することができます。

ログイン