記事検索結果

東工大、低いスプリアスと低ジッタを同時に満たすPLL開発（2024/2/20 科学技術・大学）

開発したPLLを最小の配線半ピッチ65ナノメートル(ナノは10億分の1)のシリコン相補型金属酸化膜半導体(CMOS)プロセスで試作した。無線通信機器...

大阪万博、パビリオン具体化など急ピッチ（2019/12/26 総合３）

また25年日本国際博覧会協会は「People’s Living Lab(PLL)促進会議」を設け、企業の万博参加を促す取り組みを始めた。

コマツ、インドネシアに農業用ブルドーザー初出荷（2019/9/18 機械・航空機１）

コマツは17日、金沢港(金沢市)の戸水埠頭(ふとう)で農業用ブルドーザー「D31PLL」のインドネシアへの初出荷を記念した式典(写真)を開いた。

コマツ/軟弱な場所でも効率作業オフロード法対応ブルドーザー（2017/1/9 新製品フラッシュ）

コマツ非常に軟弱な場所でも効率的に作業するブルドーザー「D37PLL―24」を発売した。

コマツ、軟弱な場所でも効率的に作業できるブルドーザー（2016/11/25 機械・航空機１）

コマツは、非常に軟弱な場所でも効率的に作業するブルドーザー「D37PLL―24=写真」を発売した。

共同チームは、高周波圧電共振器を位相同期回路(PLL)に用いるための新しいアルゴリズムと回路技術を開発した。従来のPLLに比べ、低雑音かつ優れた性能指数で動作することを確認した。...

従来のデジタル位相同期回路(PLL)に比べ、同等以上の低消費電力で性能は上回る。... 従来のアナログ方式のPLLはフィルタの面積が大きい課題があり、近年、デジタルフィルターを用いるデ...

名古屋工大、ハウリング自動消去−アナログ回路で不快音相殺（2014/8/28）

加藤准教授らは位相同期回路(PLL)と独自開発の「ノイズキャンセル回路」を組み合わせた。まずPLLでハウリングの周波数を検出。

独自開発の水晶振動子とデジタル位相同期回路(PLL)を内蔵したICを搭載して低ゆがみ、低ノイズを実現した。

日本電波、サンプル出荷開始−使用者が周波数設定できるVCXO （2013/12/4）

独自開発のデジタル位相同期回路(PLL)を内蔵したICを搭載し低歪み・低ノイズを実現した。

エプソン、700メガヘルツまでの高周波対応の水晶発振器3製品（2013/11/20）

同社製の小型水晶振動子と自社の半導体関連技術を使った位相同期回路(PLL)を組み合わせることで小型・高周波対応を実現した。

東芝、CMOS使い車載レーダー向け電子部品（2011/2/24）

デジタル回路とアナログ回路を組み合わせた位相同期回路(PLL)を使い、CMOSに適した品質の良い周波数変調連続波(FMCW)信号を出力できるように作り込んだ。 ...

東芝、世界最小の次世代高速無線通信向け発振器開発（2011/2/23）

発振器は位相同期回路(PLL)の内部に構成する。従来、アナログPLLを使うとジッタは抑えられるが面積が大きくなり、デジタルPLLを使うと小型化は可能だがジッタが大きくなってしまう課題が...

加えて、開発した無線通信方式は位相同期回路(PLL)が不要で、受信回路の消費電力を半減できる利点を持つ。

新明和、2重ループのPLLモーター速度制御技術を完成（2009/9/1）

従来のPLL制御に比べて2倍の精度でモーターを回転制御し、起動から回転速度が安定するまでの時間を約2割短縮する。... 2重ループPLLは第1のループが制御を乱す変化を検知し、影響をなくすよう修正する...