[ エレクトロニクス ]

【電子版】IBM・GF・サムスン、線幅5ナノの半導体製造プロセスにめど

(2017/6/6 16:00)

  • 線幅5ナノメートルのトランジスタを作りこんだシリコンウエハー(米IBM提供)

米IBM、半導体受託製造大手の米グローバルファウンドリーズ(GF)、韓国・サムスン電子などで構成される研究コンソーシアムは、線幅5ナノメートル(ナノは10億分の1)の半導体チップを可能にする業界初の製造プロセスを開発した。線幅10ナノメートルの現行チップの次々世代の半導体で、実用化されれば10ナノチップに比べ、40%の性能向上と75%の省電力化が見込めるという。京都で開催中の半導体技術と回路に関する国際会議「VLSIシンポジウム」で5日発表した。

同コンソーシアムが線幅7ナノメートルのテストチップまで採用してきたフィン型の電界効果トランジスタ(FinFET=フィンフェット)構造に代わり、IBMが10年以上かけて研究してきたナノシート半導体の技術を採用。7ナノと同じように極端紫外線(EUV)のリソグラフィーを使いつつ、ナノメートルの厚みのシリコンシートにトランジスタを作り込み、それらを積層して高密度の集積回路を製造する手法にめどをつけた。

開発中の7ナノチップでは爪先ほどの面積に200億個のトランジスタを詰め込むことができるのに対し、今回の5ナノの技術では同じ面積に300億個のトランジスタが入るという。人工知能(AI)やIoT(モノのインターネット)、クラウド上のビッグデータ処理向けの半導体などに役立てられ、モバイル機器に応用すれば、現在のデバイスに比べて電池が2-3倍長く持たせられるとしている。

一方、コンソーシアムメンバーのサムスンは2月、3次元構造のフィンフェットで線幅10ナノメートルのプロセス技術を採用した独自マイクロプロセッサーを発表。同社が4月に発売した「ギャラクシーS8」に搭載した。また、GFでは2018年に7ナノチップの量産に入るという。

(2017/6/6 16:00)

おすすめコンテンツ

技術士(第一次・第二次)試験 
「電気電子部門」受験必修テキスト
第4版

技術士(第一次・第二次)試験 「電気電子部門」受験必修テキスト 第4版

技術士第二次試験 
「電気電子部門」過去問題<論文試験たっぷり100問>の要点と万全対策

技術士第二次試験 「電気電子部門」過去問題<論文試験たっぷり100問>の要点と万全対策

技術士第二次試験 
「上下水道部門」対策<論文事例>&重要キーワード
第5版

技術士第二次試験 「上下水道部門」対策<論文事例>&重要キーワード 第5版

技術士第二次試験 
「機械部門」過去問題<論文試験たっぷり100問>の要点と万全対策

技術士第二次試験 「機械部門」過去問題<論文試験たっぷり100問>の要点と万全対策

今日からモノ知りシリーズ 
トコトンやさしいNC旋盤の本

今日からモノ知りシリーズ トコトンやさしいNC旋盤の本

2020年度版 
技術士第二次試験「建設部門」<必須科目>論文対策キーワード

2020年度版 技術士第二次試験「建設部門」<必須科目>論文対策キーワード

PR

電子版クレジットカード決済が対象になりました。キャッシュレスでお支払いのお客様に5%還元 ご存知ですか?記事のご利用について

カレンダーから探す

閲覧ランキング
  • 今日
  • 今週

ソーシャルメディア

電子版からのお知らせ

日刊工業新聞社トピックス

セミナースケジュール

イベントスケジュール

もっと見る

PR

おすすめの本・雑誌・DVD

↓もっと見る

ニュースイッチ

企業リリース Powered by PR TIMES

大規模自然災害時の臨時ID発行はこちら

日刊工業新聞社関連サイト・サービス

マイクリップ機能は会員限定サービスです。

有料購読会員は最大300件、無料登録会員は最大30件の記事を保存することができます。

会員登録/ログイン

このサイトでは、アクセス状況の把握や広告配信などのためにクッキー(Cookie)を使用してしています。このバナーを閉じるか閲覧を継続した場合、クッキーの使用に同意したこととさせていただきます。なお、クッキーの設定や使用の詳細についてはプライバシーポリシーページをご覧ください。

閉じる